PCB設(shè)計技巧100問（五）

81、PCB單層板手工布線時，跳線要如何表示?

跳線是PCB設(shè)計中特別的器件，只有兩個焊盤，距離可以定長的，也可以是可變長度的。手工布線時可根據(jù)需要添加。板上會有直連線表示，料單中也會出現(xiàn)。

82、 假設(shè)一片4層板,中間兩層是VCC和GND，走線從top到bottom，從BOTTOM SIDE流到TOP SIDE的回流路徑是經(jīng)這個信號的VIA還是POWER?

過孔上信號的回流路徑現(xiàn)在還沒有一個明確的說法，一般認(rèn)為回流信號會從周圍最近的接地或接電源的過孔處回流。一般EDA工具在仿真時都把過孔當(dāng)作一個固定集總參數(shù)的RLC網(wǎng)絡(luò)處理，事實上是取一個最壞情況的估計。

83、“進(jìn)行信號完整性分析，制定相應(yīng)的布線規(guī)則，并根據(jù)這些規(guī)則來進(jìn)行布線”，此句如何理解?

前仿真分析，可以得到一系列實現(xiàn)信號完整性的布局、布線策略。通常這些策略會轉(zhuǎn)化成一些物理規(guī)則，約束PCB的布局和布線。通常的規(guī)則有拓?fù)湟?guī)則，長度規(guī)則，阻抗規(guī)則，并行間距和并行長度規(guī)則等等。PCB工具可以在這些約束下，完成布線。當(dāng)然，完成的效果如何，還需要經(jīng)過后仿真驗證才知道。

此外，Mentor提供的ICX支持互聯(lián)綜合，一邊布線，一邊仿真，實現(xiàn)一次通過。

84、怎樣選擇PCB的軟件?

選擇PCB的軟件，根據(jù)自己的需求。市面提供的高級軟件很多，關(guān)鍵看看是否適合您設(shè)計能力，設(shè)計規(guī)模和設(shè)計約束的要求。刀快了好上手，太快會傷手。找個EDA廠商，請過去做個產(chǎn)品介紹，大家坐下來聊聊，不管買不買，都會有收獲。

85、關(guān)于碎銅、浮銅的概念該怎么理解呢?

從PCB加工角度，一般將面積小于某個單位面積的銅箔叫碎銅，這些太小面積的銅箔會在加工時，由于蝕刻誤差導(dǎo)致問題。從電氣角度來講，將沒有合任何直流網(wǎng)絡(luò)連結(jié)的銅箔叫浮銅，浮銅會由于周圍信號影響，產(chǎn)生天線效應(yīng)。浮銅可能會是碎銅，也可能是大面積的銅箔。

86、近端串?dāng)_和遠(yuǎn)端串?dāng)_與信號的頻率和信號的上升時間是否有關(guān)系?是否會隨著它們變化而變化?如果有關(guān)系，能否有公式說明它們之間的關(guān)系?

應(yīng)該說侵害網(wǎng)絡(luò)對受害網(wǎng)絡(luò)造成的串?dāng)_與信號變化沿有關(guān)，變化越快，引起的串?dāng)_越大，(V=L*di/dt)。串?dāng)_對受害網(wǎng)絡(luò)上數(shù)字信號的判決影響則與信號頻率有關(guān)，頻率越快，影響越大。

87、在PROTEL中如何畫綁定IC?

具體講，在PCB中使用機械層畫綁定圖，IC襯底襯根據(jù)IC SPEC.決定接vccgndfloat，用機械層print bonding drawing即可。

88、用PROTEL繪制原理圖，制板時產(chǎn)生的網(wǎng)絡(luò)表始終有錯，無法自動產(chǎn)生PCB板，原因是什么?

可以根據(jù)原理圖對生成的網(wǎng)絡(luò)表進(jìn)行手工編輯, 檢查通過后即可自動布線。用制板軟件自動布局和布線的板面都不十分理想。網(wǎng)絡(luò)表錯誤可能是沒有指定原理圖中元件封裝;也可能是布電路板的庫中沒有包含指定原理圖中全部元件封裝。如果是單面板就不要用自動布線，雙面板就可以用自動布線。也可以對電源和重要的信號線手動，其他的自動。

89、PCB與PCB的連接，通常靠接插鍍金或銀的“手指”實現(xiàn)，如果“手指”與插座間接觸不良怎么辦?

如果是清潔問題，可用專用的電器觸點清潔劑清洗，或用寫字用的橡皮擦清潔PCB。還要考慮1、金手指是否太薄，焊盤是否和插座不吻合;2、插座是否進(jìn)了松香水或雜質(zhì);3、插座的質(zhì)量是否可靠。

90、如何用powerPCB設(shè)定4層板的層?

可以將層定義設(shè)為

1:no plane+ component(top route)

2:cam plane或split/mixed (GND)

3:cam plane或split/mixed (power)

4:no plane+component(如果單面放元件可以定義為no plane+route)

注意: cam plane生成電源和地層是負(fù)片,并且不能在該層走線,而split/mixed生成的是正片,而且該層可以作為電源或地,也可以在該層走線(部推薦在電源層和地層走線,因為這樣會破壞該層的完整性, 可能造成EMI的問題) 。將電源網(wǎng)絡(luò)(如3.3V,5V等)在2層的assign中由左邊列表添加到右邊列表,這樣就完成了層定義

91、PCB中各層的含義是什么?

Mechanical機械層：定義整個PCB板的外觀，即整個PCB板的外形結(jié)構(gòu)。

Keepoutlayer 禁止布線層：定義在布電氣特性的銅一側(cè)的邊界。也就是說先定義了禁止布線層后，在以后的布過程中，所布的具有電氣特性的線不可以超出禁止布線層的邊界。

Topoverlay頂層絲印層&Bottomoverlay底層絲印層：定義頂層和底的絲印字符，就是一般在PCB板上看到的元件編號和一些字符。

Toppaste頂層焊盤層&Bottompaste 底層焊盤層：指我們可以看到的露在外面的銅鉑。

Topsolder頂層阻焊層& Bottomsolder 底層阻焊層：與toppaste和bottompaste兩層相反，是要蓋綠油的層。

Drillguide 過孔引導(dǎo)層：

Drilldrawing 過孔鉆孔層：

Multiplayer 多層：指PCB板的所有層。

92、在高速PCB中，VIA可以減少很大的回流路徑，但有的又說情愿彎一下也不要打VIA，應(yīng)該如何取舍?

分析RF電路的回流路徑，與高速數(shù)字電路中信號回流還不太一樣。首先，二者有共同點，都是分布參數(shù)電路，都是應(yīng)用maxwell方程計算電路的特性。

然而，射頻電路是模擬電路，有電路中電壓V=V(t)，電流I=I(t)兩個變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號電壓的變化V=V(t)。因此，在RF布線中，除了考慮信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒有影響。

此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號周圍各個地和電源上，仿真時需要使用3D場提取工具分析，這時候打彎布線和過孔的回流需要具體分析;高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作為一個集總參數(shù)的R-L-C處理。

93、在設(shè)計PCB板時，有如下兩個疊層方案：

疊層1

》信號

》地

》信號

》電源+1.5V

》信號

》電源+2.5V

》信號

》電源+1.25V

》電源+1.2V

》信號

》電源+3.3V

》信號

》電源+1.8V

》信號

》地

》信號

疊層2

》信號

》地

》信號

》電源+1.5V

》信號

》地

》信號

》電源+1.25V +1.8V

》電源+2.5V +1.2V

》信號

》地

》信號

》電源+3.3V

》信號

》地

》信號

哪一種疊層順序比較優(yōu)選?對于疊層2，中間的兩個分割電源層是否會對相鄰的信號層產(chǎn)生影響?這兩個信號層已經(jīng)有地平面給信號作為回流路徑。

應(yīng)該說兩種層疊各有好處。第一種保證了平面層的完整，第二種增加了地層數(shù)目，有效降低了電源平面的阻抗，對抑制系統(tǒng)EMI有好處。

理論上講，電源平面和地平面對于交流信號是等效的。但實際上，地平面具有比電源平面更好的交流阻抗，信號優(yōu)選地平面作為回流平面。但是由于層疊厚度因素的影響，例如信號和電源層間介質(zhì)厚度小于與地之間的介質(zhì)厚度，第二種層疊中跨分割的信號同樣在電源分隔處存在信號回流不完整的問題。

94、當(dāng)信號跨電源分割時，是否表示對該信號而言，該電源平面的交流阻抗大?此時，如果該信號層還有地平面與其相鄰，即使信號和電源層間介質(zhì)厚度小于與地之間的介質(zhì)厚度，信號是否也會選擇地平面作為回流路徑?

沒錯，這種說法是對的，根據(jù)阻抗計算公式，Z=squa(L/C), 在分隔處，C變小，Z增大。當(dāng)然此處，信號還與地層相鄰，C比較大，Z較小，信號優(yōu)先從完整的地平面上回流。但是，不可避免會在分隔處產(chǎn)生阻抗不連續(xù)。

95、在使用protel 99se軟件設(shè)計，處理器的是89C51,晶振12MHZ 系統(tǒng)中還有一個40KHZ的超聲波信號和800hz的音頻信號，此時如何設(shè)計PCB才能提供高抗干擾能力?

對于89C51等單片機而言,多大的信號的時候能夠影響89C51的正常工作?除了拉大兩者之間的距離之外,還有沒有其他的技巧來提高系統(tǒng)抗干擾的能力?

PCB設(shè)計提供高抗干擾能力，當(dāng)然需要盡量降低干擾源信號的信號變化沿速率，具體多高頻率的信號，要看干擾信號是那種電平，PCB布線多長。除了拉開間距外，通過匹配或拓?fù)浣鉀Q干擾信號的反射，過沖等問題，也可以有效降低信號干擾。

96、請問焊盤對高速信號有什么影響?

一個很好的問題。焊盤對高速信號有的影響，它的影響類似器件的封裝對器件的影響上。詳細(xì)的分析，信號從IC內(nèi)出來以后，經(jīng)過綁定線，管腳，封裝外殼，焊盤，焊錫到達(dá)傳輸線，這個過程中的所有關(guān)節(jié)都會影響信號的質(zhì)量。但是實際分析時，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上分析是可以接收的，對于更高頻率信號更高精度仿真，就不夠精確了?，F(xiàn)在的一個趨勢是用IBIS的V-I、V-T曲線描述buffer特性，用SPICE模型描述封裝參數(shù)。當(dāng)然，在IC設(shè)計當(dāng)中，也有信號完整性問題，在封裝選擇和管腳分配上也考慮了這些因素對信號質(zhì)量的影響。

97、自動浮銅后，浮銅會根據(jù)板子上面器件的位置和走線布局來填充空白處，但這樣就會形成很多的小于等于90度的尖角和毛刺(比如一個多腳芯片各個管腳之間會有很多相對的尖角浮銅)，在高壓測試時候會放電，無法通過高壓測試，不知除了自動浮銅后通過人工一點一點修正去除這些尖角和毛刺外有沒有其他的好辦法。

自動浮銅中出現(xiàn)的尖角浮銅問題，的確是個很麻煩的問題，除了有你提到的放電問題外，在加工中也會由于酸滴積聚問題，造成加工的問題。從2000年起，mentor在WG和EN當(dāng)中，都支持動態(tài)銅箔邊緣修復(fù)功能，還支持動態(tài)覆銅，可以自動解決你所提到的問題。請見動畫演示。(如直接打開有問題,請按鼠標(biāo)右鍵選擇“在新窗口中打開”，或選擇“目標(biāo)另存為”將該文件下載到本地硬盤再打開。)

98、請問在PCB 布線中電源的分布和布線是否也需要象接地一樣注意。若不注意會帶來什么樣的問題?會增加干擾么?

電源若作為平面層處理，其方式應(yīng)該類似于地層的處理，當(dāng)然，為了降低電源的共模輻射，建議內(nèi)縮20倍的電源層距地層的高度。如果布線，建議走樹狀結(jié)構(gòu)，注意避免電源環(huán)路問題。電源閉環(huán)會引起較大的共模輻射。
99、地址線是否應(yīng)該采用星形布線?若采用星形布線，則Vtt的終端電阻可不可以放在星形的連接點處或者放在星形的一個分支的末端?

地址線是否要采用星型布線，取決于終端之間的時延要求是否滿足系統(tǒng)的建立、保持時間，另外還要考慮到布線的難度。星型拓?fù)涞脑蚴谴_保每個分支的時延和反射一致，所以星型連接中使用終端并聯(lián)匹配，一般會在所有終端都添加匹配，只在一個分支添加匹配，不可能滿足這樣的要求。

100、如果只是在主板上貼有四片DDRmemory，要求時鐘能達(dá)到150Mhz，在布線方面有什么具體要求?

150Mhz的時鐘布線，要求盡量減小傳輸線長度，降低傳輸線對信號的影響。如果還不能滿足要求，仿真一下，看看匹配、拓?fù)?、阻抗控制等策略是有效?